Datasheet Texas Instruments SN74F112NSRE4 — Datenblatt

HerstellerTexas Instruments
SerieSN74F112
ArtikelnummerSN74F112NSRE4
Datasheet Texas Instruments SN74F112NSRE4

Dual JK Negative-Edge-Triggered Flip-Flop mit Clear und Preset 16-SO 0 bis 70

Datenblätter

Dual Negative-Edge-Triggered J-K Flip-Flop With Clear And Preset datasheet
PDF, 639 Kb, Revision: A, Datei veröffentlicht: Oct 1, 1993
Auszug aus dem Dokument

Preise

Status

Lifecycle StatusActive (Recommended for new designs)
Manufacture's Sample AvailabilityYes

Verpackung

Pin16
Package TypeNS
Industry STD TermSOP
JEDEC CodeR-PDSO-G
Package QTY2000
CarrierLARGE T&R
Device Marking74F112
Width (mm)5.3
Length (mm)10.3
Thickness (mm)1.95
Pitch (mm)1.27
Max Height (mm)2
Mechanical DataHerunterladen

Parameter

Bits2
F @ Nom Voltage(Max)70 Mhz
ICC @ Nom Voltage(Max)19 mA
Output Drive (IOL/IOH)(Max)-1/20 mA
Package GroupSO
Package Size: mm2:W x L16SO: 80 mm2: 7.8 x 10.2(SO) PKG
RatingCatalog
Schmitt TriggerNo
Technology FamilyF
VCC(Max)5.5 V
VCC(Min)4.5 V
Voltage(Nom)5 V
tpd @ Nom Voltage(Max)7.5 ns

Öko-Plan

RoHSCompliant

Modellreihe

Herstellerklassifikation

  • Semiconductors > Logic > Flip-Flop/Latch/Register > J-K Flip-Flop