Datasheet Texas Instruments SN74F112NE4 — Datenblatt

HerstellerTexas Instruments
SerieSN74F112
ArtikelnummerSN74F112NE4
Datasheet Texas Instruments SN74F112NE4

Dual JK Negative-Edge-Triggered Flip-Flop mit klarem und voreingestelltem 16-PDIP 0 bis 70

Datenblätter

Dual Negative-Edge-Triggered J-K Flip-Flop With Clear And Preset datasheet
PDF, 639 Kb, Revision: A, Datei veröffentlicht: Oct 1, 1993
Auszug aus dem Dokument

Preise

Status

Lifecycle StatusActive (Recommended for new designs)
Manufacture's Sample AvailabilityNo

Verpackung

Pin16
Package TypeN
Industry STD TermPDIP
JEDEC CodeR-PDIP-T
Package QTY25
CarrierTUBE
Device MarkingSN74F112N
Width (mm)6.35
Length (mm)19.3
Thickness (mm)3.9
Pitch (mm)2.54
Max Height (mm)5.08
Mechanical DataHerunterladen

Parameter

Bits2
F @ Nom Voltage(Max)70 Mhz
ICC @ Nom Voltage(Max)19 mA
Output Drive (IOL/IOH)(Max)-1/20 mA
Package GroupPDIP
Package Size: mm2:W x LSee datasheet (PDIP) PKG
RatingCatalog
Schmitt TriggerNo
Technology FamilyF
VCC(Max)5.5 V
VCC(Min)4.5 V
Voltage(Nom)5 V
tpd @ Nom Voltage(Max)7.5 ns

Öko-Plan

RoHSCompliant
Pb FreeYes

Modellreihe

Herstellerklassifikation

  • Semiconductors > Logic > Flip-Flop/Latch/Register > J-K Flip-Flop